DIALOG(R)File 347:JAPIO (c) 2005 JPO & JAPIO. All rts. reserv.

03171378 **Image available** LIQUID CRYSTAL DISPLAY

PUB. NO.:

02-146878 [JP 2146878 A]

PUBLISHED:

June 06, 1990 (19900606)

INVENTOR(s): IKEDA KATSUYUKI

HOSOKAWA MINORU

YAZAWA SATORU

APPLICANT(s): SEIKO EPSON CORP [000236] (A Japanese Company or Corporation)

, JP (Japan)

APPL. NO.:

01-234897 [JP 89234897]

FILED:

September 11, 1989 (19890911)

INTL CLASS: [5] H04N-005/66; G02F-001/133; G09G-003/36

JAPIO CLASS: 44.6 (COMMUNICATION -- Television); 29.2 (PRECISION

INSTRUMENTS -- Optical Equipment); 44.9 (COMMUNICATION --

Other)

JAPIO KEYWORD:R011 (LIQUID CRYSTALS)

JOURNAL:

Section: E, Section No. 969, Vol. 14, No. 394, Pg. 56, August

24, 1990 (19900824)

ABSTRACT

PURPOSE: To save power consumption of a drive circuit by dividing plural shift registers into plural groups and supplying a transfer clock to one group among the plural groups for each prescribed time interval.

CONSTITUTION: Each output of shift registers F(sub 1)-F(sub m) switches a picture signal fed to a picture signal terminal 34. A register input timing data is inputted to a terminal 33. A gate circuit 36 stops a clock pulse given to a register 37 selectively. A transfer clock is inputted to a terminal 32 and given to a frequency divider 39 and the circuit 36. A decoder multiplexer 41 receives an output of a counter 40 and sends the inputted signal sequentially to close one of the circuits 36. Thus, one of the circuits 36 is selected and a clock is supplied to each block of a

selected shift register 37. Thus, number of stages of the register 37 is selected to be (m) and divided into k-blocks by n-stages each to reduce the power consumption of the drive circuit.

⑫ 公 開 特 許 公 報 (A)

平2-146878

Solnt. Ci. 3		識別配号		厅内整理番号
H 04 N G 02 F G 09 G	5/66 1/133 3/36	1 0 2 5 0 5	В	7605-5C 8708-2H 8621-5C

❸公開 平成2年(1990)6月6日

審査請求 有 発明の数 1 (全5頁)

9発明の名称 液晶表示装置

②特 顧 平1-234897

②出 顧 昭54(1979)6月22日

◎特 願 昭54-78886の分割

⑦出 顋 人 セイコーエブソン株式 会社 東京都新宿区西新宿2丁目4番1号

四代 理 人 弁理士 鈴木 喜三郎 外1名

明 枢 書

1. 発明の名称 液晶表示装置

2. 特許請求の範囲

てなることを特徴とする液晶表示装置。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明はマトリクス型の画像表示装置において テレビジョン放送等の画像表示をする場合の、マ トリクス表示画素に画像信号を供給する際の表示 駆動回路に関する。

(従来の技術)・

ここで述べるマトリクス型画像要示装置とは、 画面全体が例えばXY方向にそれぞれ細分化され た画素で構成され各画素は選択回路によって該画 素に対応した画像信号が分配印加される事により 画像表示を行なわせるものである。

第1 図にマトリクス型画像表示装置によるテレビジョン受像装置の全体図の一例を示す。図中1 はアンテナより入力される電波信号より所定のチャンネルの周波数を選択するチェーナー部である。 2 は中間周波増幅器から映像検波までの回路、 4 は音声側の中間周波、検波、出力回路、 3 は映像

特期平2-146878 (2)

増幅回路である。5は映像検波出力から水平、垂直の各同期信号を分離する回路で6、7にそれぞれ水平、垂直の各同期信号を出力する。8、9は本発明に関する処のデータサンブル回路であり後に詳しく説明する。10はマトリクス表示部11の経方向走査タイミング信号発生国路でデータサンブル回路9の出力をマトリクス表示部の各面素に分配する。マトリクス表示部11の具体的な回路の一例を第2図に示す。

第2図は液晶表示材料を用いた場合の回路の一例を示すのもで図中12は各画素の液晶を示す。 14はマトリクスの各画素毎に配置された画素選択用のトランジスタである。13は画素容量補助の為に挿入したキャパシターである。

第3図にブロック8並びに9によって従来行なわれていたデータサンプルの方式に係るタイミング波形を示す。図中15は映像信号増幅回路3の出力となる映像信号波形であって一般的には時間的にシリアルなアナログ画像信号である。16は映像信号15を各データライン毎にサンプルする

子28、29、30、31の制御端子に接続され 順次、スイッチ素子をオン、オフする。液晶マト リクス表示部の画素毎に構けられたコンデンサ1 3はスイッチ素子がオフする寸前の画像信号液形 15の値すなわちa、b、c……点の電圧を順次 保持する。

従来のマトリクス型画像表示の駆動回路はすべ てこのような方式に従っている。

(従来技術の問題点及び発明の目的)

この従来の駆動回路の欠点は消費電力の大きい 点にある。一般に消費電力は使用する素子の性質 によるところが大きいが低消費電力性の相補の の S 集積回路を用いても膨大となりポータブ レビジョン等を実現する上で電源の全体重量を か大き、切りまたではからなんな電量を が大きなりまたにいまる。 を保証できない。例えばテレビジョとを行な を保証できない。例えばテレビジョとを う場合、西素数は500×500程度必必要で うる。フトレビジョン信号の1水平走査時間 を除いて約52μsecである。 従って データサンプルパルス列である。信号波形15の 上に各データサンプル点をa、b、c、d、eで 示してある。但し第3図は模擬的な図であってパ ルス数、幅等は簡略化してある。因にT』はテレ ピ映像信号の場合の水平周期、T』は水平帰線期 間を示す。

第4図はデータサンプル回路8、3の従来の具体的回路の一例と波形を示す。回路はシフトレジスターで構成され17は転送クロック、18はレジスタ人ガタイミングデータを入力する端子で、19はディレイフリップフロップである。各データラインのサンプル回路をスイッチングさせるゲート制御信号の一部が16である。

今、第4図の端子20に第3図15に示す映像 被形を入力し、端子18にゲート回路群の1を選 択するためのタイミングデータ波形23をまた転送クロック端子17に22の波形を入力すれば、第3図16に示すような波形が各フリップフロップ19の出力24、25、26には第3図16に示すような波形を生じる。この波形はスイッチ素

シフトレジスタ8の転送クロックー22の周波数(は

 1 × 5 0 0
 5 2 × 1 0 ° H z

 となる。相補MOS集積回路の消費電力Pはゲート容量及びドレイン負荷容量Cと電源電圧V、使用周波数!によって計算されることが知られている。

P = f C V 2

V=15 V、シフトレジスタ 1 設あたりのゲート 及びドレイン負荷容量を 0.5 P P とすると、 $P=10^4\times0.5\times10^{-12}\times500\times15^2\pm56\times10^{-2}$ W となる。

本発明は従来のかかる欠点を除去しシフトレジ: スタ部での駆動電力を10分の1以下に減少させ ることを目的とする。

(発明の実施例)

第5図は本発明による画像駆動回路の実施例を示す図である。図中、37はシフトレジスターを構成するためのフリップフロップで各段に図に示すようにF:、F:、F:、……F.、と番号を

特開平2-146878 (3)

付して呼ぶことにする。シフトレジスターの各出 力は画像信号端子-34に加えられた画像信号を スイッチングするためのゲート回路 - 3 8 の制御 端子に接続され、順次画像信号をスイッチングす る。端子~33はレジスタ入力タイミングデータ を入力する端子で第3図23に示すような波形を 入力する。32は転送クロックの入力端子でゲー ト回路-36により論理積をとりフリップフロッ プー37に加えられる。ゲート団路ー36はK個 のゲートより成り図に示すように G 」、 G 』…… G,と名前を付す。ゲート回路-36はシフトレ ジスター37に与えるクロックパルスを選択的に 止める。第3図に示すようにゲート回路-38は 常にどれか1つだけオンしていればよい(同時に 2つ以上オンすることはない。)から第5図に示 すようにシフトレジスター37をKプロックにわ け、ゲート回路-38がオンしている近傍のフリ ップフロップのみに転送クロックパルスが供給さ れていればよく、シフトレジスター37を構成す るすべてのフリップフロップに常時供給される必

要はない。 3 5 は第 2 のシフトレジスタで嫡子 4 0 をデータ入力嫡子としこの嫡子に入力された信号を順次送ることによりゲート回路 G: 、 G: … G: のうちのどれか 1 つを閉じる。 3 9 は分周比 1 / n の分周回路である。さらに、分周回路 3 9 からの出力は、カウンター 4 0 に供給される。

ここで、カウンタ40とデコーダマルチプレクサー41によりゲート回路で、~G。の1つを選択し選択されたシフトレジスター37の各ブロックにクロックを供給する。この場合、カウンター40、及び分周器ー39にパイナリカウンタを使用する。シフトレジスター37の段数をmとし、n個づつKブロックにわけた場合の消費電力を計算してみる。「を嫡子32に与える周波数、Cをフリップフロップ1段あたりのゲート容量、負荷容量の合計とすると前述のごとく従来回路では消費電力Pは

P = f C m V *

本発明による回路では、シフトレジスター37に より消費される電力 P. は

P: -fCnV2

一方、カウンタ40、分周器39、デコーダ4 1により消費される電力P。は、シフトレジスタ 37を構成するフリップロップ2個器ぶんの電力 となる。即ち、

$$P_{z} = \frac{\ell}{2} \frac{f}{2i} C V^{z} = 2 f C V^{z}$$

デコーダー4 1 部分の消費電力は K が大きくなる 程複雑となるので K ー 1 0 ~ 2 0 に選ぶのがよい。 また、 n ー 1、 K ー m としたときはシフトレジス ター 3 7 は省力できる(デコーダー 4 1 の出力を 直接、ゲート回路 ー 3 8 の制御婦子に加える。) が、カウンター 4 0 のタイミングのずれ等の問題 を生じやすい。

(発明の効果)

上述の如く本発明は液晶が封入された一対の基板上にマトリクス状に配列された複数の画素、画像信号をサンプリング信号によりサンプルし袋複数の画素列に供給してなる複数のスイッチ手段、転送クロック信号により袋サンプリング信号を発

4. 図面の簡単な説明

第1図はマトリクス型画像表示装置によるテレビジョン受像装置を示す図。

第2図は従来の駆動回路図。


第3団は従来のタイミング波形図。


特開平2-146878 (4)


第4図は従来のデータサンプル回路図。 第5図は本発明による表示駆動回路図。

- 11…マトリクス型表示体
- 22…転送クロック波形
- 23…タイミングデータ被形
- 35…シフトレジスタ
- 3 6 …ゲート回路
- 3 7 …シフトレジスタ
- 38…ゲート回路(アナログ)
- 40 …カウンタ
- 41…デコーダ

以上 出願人 セイコーエブソン株式会社 代理人弁理士 鈴木喜三郎 他1名








第 4 図

-482-



第5図